1.尼克森微電å
主è¦é¢è©¦å…§å®¹ï¼šç ”究磚題以åŠé›»è·¯ï¼Œä»¥åŠAIC, (const-gm bias, tuozhano-stage op, current mirror)。
é¢è©¦æ°£æ°›ï¼šé¢è©¦äººå“¡æ…‹(tà i)度親切。
2.è‡´èª ç§‘æŠ€
ç†è©¦ï¼šè¡Œé‚è¼¯æŽ¨ç†æ¸¬é©—ï¼ŒéŽæ©‹å•題ã€ç§¤å…©æ¬¡é‡é‡åˆ†è¾¯çƒç‰ç‰ã€‚
主è¦é¢è©¦å…§å®¹ï¼šç†è©¦ä¹‹åŽé€²è¡Œinterview,包括履æ·è‡ªå‚³é‚„有公å¸ç”¢å“的說明。第二階段由類比混åˆè¨Šè™Ÿçš„ä¸»ç®¡è² è²¬ï¼Œå…ˆè«‹èªªæ˜Žè‡ªå·±çš„ç ”ç©¶å…§å®¹
é¢è©¦æ°£æ°›ï¼š 沒有å•太多尖銳的å•é¡Œï¼Œå¤§å¤šç¹žè‘—å€‹äººçš„ç ”ç©¶åœ¨æ‰“è½‰ï¼Œä¸»ç®¡ä¹Ÿæœƒå¾µè©¢å¸ç”Ÿçš„æ„æ„¿ã€‚
3.硅創(chuà ng)é›»å
ç†è©¦ï¼šæŸœè‡ºå°å§æœƒåˆ†ç™¼(fÄ)æ¸¬é©—è·Ÿè¡¨æ ¼ï¼Œè¡¨æ ¼å…§å®¹åŒ…æ‹¬ç†Ÿæ‚‰å“ªäº›Schematic entry tool,Logic simulation tool, RTL simulation tool, Synthesis tool, Circuit level simulation tool, FPGA & CPLD toolç‰ç‰ã€‚å¦ä¸€éƒ¨åˆ†å‰‡æ˜¯äººæ ¼æ¸¬é©—,一共有90題二é¸ä¸€çš„鏿“‡é¡Œã€‚ç¬¬ä¸‰éƒ¨ä»½æ˜¯è‹±æ–‡æ¸¬é©—ï¼Œå…§å®¹æ˜¯ä¸€æ®µæ–‡ç« çš„é–±è®€æ¸¬é©—ä»¥åŠè‹±ç¿»ä¸
主è¦é¢è©¦å…§å®¹ï¼š
ä¸»è¦æ˜¯LCD driver è¨è¨ˆä¸€è™•的經ç†ï¼Œå…ˆè«‹é¢è©¦è€…自我介紹以åŠä¿®éŽèª²ç¨‹ï¼Œä¸»ç®¡å°MIPS CPU cell-based design與16-bit CLA design還有磚題有用到FPGAä¾†ç°¡å–®å¯¦ç¾æœ‰èˆˆè¶£ï¼Œä»–說他們的工作需è¦ç”¨åˆ°æ•¸ä½é›»è·¯èˆ‡é¡žæ¯”電路。
é¢è©¦æ°£æ°›ï¼šé¢è©¦æ°£æ°›è¼•鬆, 整個é¢è©¦éŽç¨‹å¤§æ¦‚30~40分é˜ã€‚
資料來æºï¼šè‡ºå¤§ptt站臺/tech_job
作者:fbi1984
引用連çµï¼šweiknowdo.pixbb.bb/blog/trackback/e0bbca66d2/12229013